[Translation]

(19) Japan Patent Office (JP)

### (12) Patent Release (A)

(11) Patent Application Release

Sho.61(1986)-133666

(43) Release Date: June 20, 1986

(51) Int.Cl4 H 01 L 29/78 21/302 29/60

Identification No.

Agency Control No.

8422-5F 8223-5F

Examination Request: Not yet requested Items in Application: 1 (Total 4 pages)

(54) Name of Invention: Method of Manufacturing

Semiconductor Device

(21) Patent Application: Sho.59-255407

(22) Application Date:

December 3, 1984

(72) Inventor:

Susumu Yamasaki

c/o NEC, Ltd.

33-1 Shiba 5-chome

Minato-ku, Tokyo [Japan]

(71) Applicant:

NEC, Ltd.

33-1 Shiba 5-chome

Minato-ku, Tokyo [Japan]

(74) Agent:

Susumu Uchihara, Patent Attorney

### Specifications

Name of Invention: Method of Manufacturing Semiconductor Device

#### 2. Scope of Patent Application

(1) In a method for manufacturing a semiconductor device that includes an insulated-gate field-effect transistor, a semiconductor manufacturing method which is characterized by including --

- a process that forms the gate electrode of the aforementioned insulated-gate field effect transistor,
- o a process that forms an oxide film on the entire surface,
- a process that selectively forms a diffusion layer with a low impurity concentration, using the above-noted gate electrode as a mask,
- a process that forms and processes a silicate glass film consisting of phosphor-silicate glass or phosphorsilicate glass containing boron, and
- a process that dry-etches the entire surface of the above-noted silicate glass film to leave said silicate glass film only on the side surfaces of the above-noted gate electrode and so forms its sidewalls.
- (2) A manufacturing method for the semiconductor device described in Scope of Patent Application Item (1) in which the phosphorus concentration in the phosphor-silicate glass is 10 mole-percent or more, the boron concentration of the boron-containing phosphor-silicate glass is 5~15 mole-percent and phosphorus concentration is 4~10 mole-percent.

### 3. Detailed Explanation of Invention

Field for Commercial Utilization: This invention is one bearing on a method of manufacturing a semiconductor device that includes an insulated-gate type field effect transistor having an LDD (lightly doped drain) structure.

Usual Technology With the short-channeling of insulated-gate field-effect transistors (hereafter, MIS [metal-insulated semiconductor] transistors), hot carriers become easily injected into gate oxide film since the drain field has become higher, and so seriously degrade the traits. Especially noticeable are such trait fluctuations as in gm or N-channel MIS transistors' path-value [?? word not fully legible -- Translator] voltages due to hot electron injection. The LDD structure is one typical of ways for modifying a drain field by the device's structure and so reducing hot carrier injections.

Figures 2(a) and (b) are schematic cross-sectional diagrams to illustrate an example of the method of manufacturing the usual semiconductor device having an MIS transistor with an LDD structure. As shown in Figure 2(a), after making an n-layer as a low-concentration diffusion layer, one uses CVD and RIE (reactive ion etching) to leave oxide film on gate electrode 3's side surfaces to form CVD-oxidized sidealls 5.

<sup>\*[</sup>Bullets added by translator for ease of reading.]

Next, one forms n<sup>+</sup> layer 6 as a high-concentration diffusion layer, as shown in Figure 2(b). Her, one keeps n<sup>-</sup> layer 4's voltage low between the effective source and drain so as to suppress hot-carrier injection into gate oxide film 10. In Figures 2(a) and (b), 1 is a P-type silicon substrate, 2 is a field oxide film and 9 is a thermal-oxide film.

### Problems the Invention Seeks to Resolve

In this usual example of an LDD structure, the formatting of CVD-oxidized sidewall 5 must be done with extra RIE, considering the thickness variations in the CVD oxidized film on the [word illegible] and variations in intra-wafer etching by RIE. However, with over-etching the substrate will be etched in the source and drain regions and become the cause of source/drain junction leaks. Short-channeling of an MIS transistor is a problem in having junction leaks occur more easily the shallower the junction is.

So, this invention's aim is to resolve the above problems by providing a method of manufacturing a semiconductor device that includes forming sidewalls on its gate electrode so that the transistor traits will not degrade even if overetched by RIE, and includes an MIS transistor with the LDD structure.

Means to Resolve the Problems: In a method for fabricating a semiconductor device containing an insulated-gate field effect transistor, this invention's method of manufacturing a semiconductor device has a process to form a gate electrode of the above-noted MIS field-effect transistor, a process to form an oxide film over the entire surface, a process to selectively form a diffusion layer with a low concentration of impurity, using the above-noted gate electrode as a mask, a process to form and heat-process a silicate glass film consisting of phosphor-silicate glass or phosphor-silicate glass containing boron, and a process to dry etch the entire surface of the above-noted silicate glass film so as to leave it only on the side surfaces of the above-noted gate electrode as a sidewall.

### Application Example

Below I will explain an application example of this invention while referring to the figures.

Figures  $1(a) \sim (d)$  is a schematic cross-sectional diagram of the device to explain one application example of this invention.

As in Fig. 1(a), on P-type silicon substrate 1 one uses normal methods to form field oxidized film 2 and oxidized gate film 10, to form gate electrode 3 by patterning, e.g., a polysilicon layer, and also forms thermal-oxide film 9 over the entire surface. After that one uses ion-injection with gate electrode 3 as a mask to form n film 4 as a diffusion layer with a low impurity concentration. Next one forms PSG (phosphor-silicate glass) film 7 containing a high phosphorus concentration, e.g., 10 mole-percent or more.

Usually, instead of PSG film 7 with its high phosphorus concentration, a CVD-oxidized film is used, as shown in Figures 2(a) and (b); but the enroachment (overhang) of a CVD-oxidized film such as shown in Figure 1(a) can intrude on the sides of gate electrode 3. Such overhang will become a big problem if the sidewalls are very narrow. On the other hand, with high-phosphorus PSG film the same kind of overhang is seen after film deposition as with CVD-oxidized film. But after the PSG film is deposited, one can do thermal treatment. for instance 5~10 minutes in a steam environment at 800~900°C as shown in Figure 1(b) to make PSG film 7 sag and fully embed the above-noted overhang.

Next, as shown in Fig. 1(c), one etches the entire surface by RIE to form PSG sidewalls 8. Since a high concentration of phosphorus is now contained in PSG film 7, one can make the niching selectivity ratio of thermal-oxide film 9 some 1:4 to 1:5 by choosing the dry etching conditions. The higher the phosphorus concentration in PSG film 7, the higher one can make the selectivity ratio. Also, when using the usual CVD-oxidized film as a sidewall, whereas the selectivity ratio with underlying thermal-oxide film 9 is nearly 1:1, it is 1:4 to 1:5 with PSG film 7. So, no damage is done to the surface of the underlying silicon substrate by over-etching, nor are junction leaks to be seen.

Then, as shown in Fig. 1(d), one forms  $n^+$  layer 6 as a high-concentration diffusion layer. Next one successively forms the element separator film [? Assumed from unclear word-Translator], a contact hole and electrode.

PSG sidewall 8, with its high phosphorus concentration, has a marked porosity, so that it is desirable to remove it after forming  $n^+$  layer 6. If an etching solution made up of  $HF:H_2O=$  a ratio of 1:50 or 1:60 is used for removal by etching, one can make the etching rate of underlying thermal-oxide film 9 to PSG sidewalls 8 1:50 or 1:60 and so can remove just PSG sidewalls 8 with scarcely any reduction in the thickness of field oxide film 2, et al.

In the above application example I used PSG film; but the same effects can be obtained also by using boro-phosphor-silicate glass (BPSG) with a boron concentration of 5~15 mole-percent and phosphorus concentration of 4~10 mole-percent.

Effectiveness of Invention: As explained above in detail, this invention employs the above means by which one can manufacture a high-throughput, high-reliability semiconductor device which contains an insulated-gate field-effect transistor with an LDD structure and little occurrence of junction leaks.

# 4. Simple Explanation of Figures

Figures  $1(a) \sim (d)$  and 2(a) and (b) are respectively schematic cross-sectional diagrams to explain the fabrication of one application example of this invention and of the usual case.

- 1 ... P-type silicon substrate
- 2 ... Field oxide film
- 3 ... Gate electrode
- 4 ... n layer
- 5 ... CVD-oxidized film sidewalls
- 6 ... n<sup>+</sup> layer
- 7 ... PSG film
- 8 ... PSG film sidewalls
- 9 ... Thermal-oxide film
- 10 ... Gate oxidized film

Agent: Susumu Uchihara, Patent attorney



# JAPANESE PATENT OFFICE

## US4628012 FOR JP61133555

# PATENT ABSTRACTS OF JAPAN

# Explosion-proof, hermetically sealed galvanic cell

Publication date: 1986-12-09

Inventor(s): SPAHRBIER DIETER (DE) Applicant(s): VARTA BATTERIE (DE)

Application Number: US19850799945 19851120 Priority Number(s): DE19843443453 19841129

IPC Classification:

EC Classification: H01M2/02B6B, H01M2/12

Equivalents: CA1264803, DE3443453, EP0184648, B1, IL77025

# Abstract

In a hermetically sealed cell, the housing is formed by two metal cylinders which are each closed at one end and which are pushed over one another to obtain a press-fit such that, with the interposition of an intermediate insulating layer made from a plastic material, the cylinder which forms the lid of the cell can be pushed off from the cylinder which forms the can of the cell only in response to a predetermined internal pressure. High internal pressures which are lower than the bursting pressure for the cell, generated by the excessive release of gases or vapors, are permitted to escape through vent holes, if necessary, which become exposed in increasing number after being uncovered during separation of the lid from the cup.

⑱ 日本国特許庁(JP)

① 特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭61 - 133555

Mint Cl. 4

識別記号

庁内整理番号

匈公開 昭和61年(1986)6月20日

H 01 M 2/12

101

6728-5H

審査請求 未請求 発明の数 1 (全4頁)

砂発明の名称 防暴性密閉電池

②特 願 昭60-267623

**優先権主張 1984年11月** 

砂1984年11月29日砂西ドイツ(DE)砂P3443453.4

70発明者 ディーター・スパール

ドイツ連邦共和国ケルクハイム・フイツシュバツハ・タウ

ピール

ヌスブリック 9

⑪出 願 人 ヴアルタ・バツテリ

ドイツ連邦共和国ハノーヴァー21・アム・ライネウーファ

- 51

シヤフト

砂代 理 人 弁理士 矢野 敏雄 外1名

ー・アクチエンゲゼル

明 胡 口

- 1 発明の名称防爆性密閉型 電池
- 2 特許額求の電船

  - 2. 弁孔(5)がオーパーラップ区域の下知近くに設けられている特許額求の范囲第1項配数の気池。

- 3. 他の弁孔(5)が第1円筒(1)の酸中に オーパーラップ区域の下端から同じか又は異なる距離に存在する特許的求の質屈第2項配像の気池。
- 4. 弁孔(5)がオーパーラップ区域の下端からの距離と共にその設が増して分布している 特許額求の質囲第3項記載の領池。
- 5. 中間配置された納砂部(4)が第1円筒 (1)を包囲する収除チュープである特件額 求の類配第1項から第4項までのいずれか1 項配限の環池。
- 6. 中間絶疑部(4)は第1円簡(1)の外面 か又は第2円筒(2)の内面のプラスチック 層より成る特許間求の範囲第1項から第5項 までのいずれか1項配吸の電池。
- 7. 中間的疑節(4)が、第1円筒(1)の開放場を越えて重なつておりかつ円筒(1)の外面の少なくともオーパーラップ区域を包囲する開放プラスチックキャップより የ成されている 特許 請求の問題 第1 項から 諒5 項まで





のいずれか1項記録の電池。

- 10. 外側の円筒の套面が少なくとも1個の切り 欠き(9)を有する特許額求の電田第1項か 5 郎9項までのいずれか1項配徴の電池。
- 3 発明の詳細な説明

### **遊衆上の利用分野**

本発明は、 無発の危険性に対して安全策が調じられている、 密閉された 円値状の金属ケーシングを開えた 電池に関する。 本発明は、 液体電 深質を含有し、 それ 放液密性 に閉鎖されている 場合に、 電気化学的 な一次電池並びに容電池に 遊用することができる。

(3)

球体は通路口の上方で低い変形度で断しいパッキング位置を占め、これは少なくとも過圧の放 出を排気口を避して可能にする。

他の公知の得遺、例えば英閣特許第 1445043 号明細 B によれば 国池ケーシングに 耐酸器性の ために所定 破跡位置を設けておく。

常用の作助条件下の電池の総発は勧めてまれ に起るが、例えば電池をわざと又は不住意に火 の中に投げ入れたり又は一次電池が許容されな い現負荷される場合も容疑しなければならない。 発明が併決しようとする問題点

それ故本殊別は、冒難に挙げた慰慰の名池に 関して、最小の智査上の経習で、高まつた内圧

### 従来の技術

可爾れ性にケーシングが密閉された配池を規定に則つて使用しなかつたり又はそれが非常に強い配荷、満熟等のような著しい負荷を受ける場合に、一般に耐視れ性は譲池が不自然に破留される危険性を内包している。その結果として、異常な内部のガス・又は凝気圧が生じ、最後にはこの内圧は電池ケーシングの嫌難により解情される。

それ故、爆発を回避する多くの公知の手段は 磁圧性装置を基礎とする。例えば、 西ドイツ 国 特許公開第3206607号明細 研によれば密 関型電池の戴上に尖锐なネジを設置し、 その 遊 が 電池の内圧の結果膨張 する際にネジがその 茲 には流してその内容物が抑出される。

英国特許第1336567号明細容からはアルカリ電池の放出弁が明らかであり、この場合強く変形するエラストマー 製球体がプレス 嵌めでガス路を閉窓し、球体は そのガス路から 登しい 高圧によつてのみ押し出される。 更に、この

(4)

による 国他の 録発を確実に 所避する 閉鎖 装置を 朗示するという 瞑題をベースとする。


### 問題点を解決するための手段

本発明によれば、この課題は特許請求の短囲 第1項の特徴部分に配敬の手段により解決される。

### 突 施 例

次に、本発明による目的を添付図面につき牌 碌する。





しかし有利には孔径を容器をごうプラステンク 施徳部4の写さより小さくすべきである。少な くとも1個の孔はオーパーランプしている区域 の下盥近くに設けるべきである。第2図によれ ば、他の孔はオーパーランプ区域の下翅から に随れて存在してよく、その際に落る図に図示 したような分布が特に有利であり、つまり孔の 致はオーパーランプ区域の下辺からの距離が大 全くなるのに停なつて増加する。

更に、蘇1図では、変2の突出部とパランスをとるための堅さ約 0.3 mである容器貼合せせてかる。この上に仕上げ部としてのかったがあれている。この上に仕上げ部として及びったがあれている。殊に、金田箱は殴ら的0.0 5 mのアルミニウム格であり、プラスチンク箱の堅さはめ 0.1 mである。別々の宿りに、プラスチンクを貼合せた金段格の代りに、プラスチンクを貼合せた金段格のは金段格を単独で使用することができる。

(7)


本発明によれば、絶歴するための他の可能性としては対出成形部材の形の関放されているプラスチックキャップが挙げられており、このやヤップは第1円筒にその関放 知部で支持されかつその円筒の外面を少なくとも、後からのオーパーラップ区域がごわれている程度に包囲する。

 しかしプラステッタ符の利点は、本来のパッキング距回(オーペーラップ区域)を越えて延びている沿面距距の延長部と低められた斑過性である。

場合により 配を施すに当り例えば第2図では 館 感 名として収 簡 チュープの使用 が 有利 であるとして 挙 げられ、 客器 1 の オーパーラップ 部 分を 例えば 球 体 リング ( Kugelkranz ) で 巻く ことによりその 直径を 簡単に 小さく することが でき、 それにより 亞 2 と一億に なる 套面 が 得られる。 しかしこの 場合には、 陰 優 物質を 予め 容 器中に 取り付けると 有利 である。 容器を 収 額チ

(8)

garage and the second second second second



ラップ度には、パッキングプラスチックとケー シング金属との間の静止熔板も一緒に関係し、 節止摩擦に関しては節止摩擦係敵に関する蓋原 嬢 4o が 扱から 明らかである。

円筒の大きさが変らない場合、競択されるオ - パーラップ度は関放圧に比例する。 電池の直 径をより大きくする原には、不変の単位内圧に 対して同じ明頃力を加えるためにオーパーラッ プ区城を大きくすべきである。このことからー 役的な規則として、円筒1と2のオーパータッ プはオーパーラップ区域の長さとして固定して ケーシングの直径に比例することが明らかであ り、卒発明によればオーパーラップ/ケーシン グの直径の比は1:1~1:4である。

この特別な閉貸装置により、制御し帯ない客 器の酸類をもたらす著しく高い過圧が誤つた数 作(完包突険、脳容し帯ない加減)により生じ ることもなく、どの圧力で及び容器のどの位置 で押し上げるかが決められている。

ケーシングの円筒相互の滑助分離は両方の円

(11)

うに選択されている場合である。この場合、円 簡体は領止環線を失うので低い内圧で既に相互 **化荷頭し、同じ風池が窒温では暮しく高いガス** 圧、例えば30パールまでのガス圧に抵抗性で ある。それ故、同じ電池が、相互に左右された い内圧の最高値と温度の最高値に反応しかつ開 放することができる。

### 4 図面の簡単な説明

第1図は本発明による鼠池のケーシングの従 所面図、角 2 図は他の形状のケーシングの遊ぶ 面図、 節 3 図は 第 2 図によるケーシングの容器 としての円筒を内面から示した図である。

1 … 爲 1 円筒、 2 … 第 2 円筒、 4 … 絶 學 部、 5 … 弁孔、 7 … プラスチック 箱、 8 … 金 段 箱、 9 … 切り欠き

> 代理人 弁 朗 士




簡が完全に分ほするまで行なわれる必要がない。 それというのも、容器中に元永存在する小さな むだ容敬が彼かに大きくなるだけで既に圧力の 解放が始まるからである。それ故、押しのけ忍 助が停止する。

本発明により篩2円筒2の套に切り欠き91 個又はそれ以上を設ける場合にケーシングの庭 **恐は全く起り得ない。これは任窓に成形するこ** とができ、一番個単位はスリット状であり、殊 た円筒の強 に平行に設ける。 この変形により強 2の剪性特性が変化しかつ費 2は電池内が過圧 である場合には一時的に若干円周が拡大し得る。 それ故、プラスチックパッキングの面圧力も若 干低下しかつ圧力の解放が行なわれる。それ故、 この実験例の本発明によるパッキング装置は再 閉隙する逆伝弁と同様に作用する。

**吸校に、本発明による包油の朗放樹群は、若** しい温度上昇の場合にも概能する。つまりパッ キング材料がその以券別の点で、所定の温度。 例えば使用した電路液の遊戯温度で飲化するよ

(12)



- 1... 第1円筒
- 2... 第2円筒
- 4... 艳糠郎
- 5... 介孔
- 7... プラスチック箔
- 8... 金凤箔
- 9... 切り欠き